数据部分时钟是低电平

1万 · 2020-7-5 16:59

最近在做STM32F107的以太网通信，使用的是TLK110的PHY芯片，基本功能和DP83848类似，现在在SMI通信处卡壳了，进行写操作时，对STM32的MDIO和MDC管脚测量波形，都是正常的，但进行读操作时，无论我刚才写了什么数据，波形时钟不变，出去前面的引导码等等，数据部分时钟是低电平。

1万 · 2020-7-5 17:02

硬件搭建有问题

1万 · 2020-7-5 17:06

还出现了另外一个问题，进行SMI读操作的时候进行程序调试，程序先走到绿箭头后又走到黄箭头，出现了程序倒走的情况

1万 · 2020-7-5 17:13

“MDC时钟是低电平？”
如果是硬件SMI，请查看GPIO口配置。
SMI接口中，STM32负责为SMI通讯接口提供时钟，无论是读还是写。

1万 · 2020-7-5 17:17

刚才那个打错了，是始终是低电平，不是时钟。恩，时钟确实是STM提供的，现在不知道从哪里下手找原因。

1万 · 2020-7-5 17:20

PHY地址是多少？
PHY的BootStrap查过没有？

1万 · 2020-7-5 17:23

PHY就用的缺省值，就是没加任何下拉，0x01

2万 · 2020-7-5 17:30

1. 原理图请发下
2. 检查PHY的物理地址，寄存器地址和寄存器标志位

1万 · 2020-7-5 17:34

验证PHY
PHY在Bootstrap后，按照自动协商协议应该可以和MAC层直接进行数据传输的。你可以在调试的过程中跳过读取PHY寄存器部分的代码来验证PHY的物理连接。

1万 · 2020-7-5 17:37

调试时把编译器优化开到最低试试!

1万 · 2020-7-5 17:40

我自己用万用板搭的电路，就按照芯片数据手册做的，没画~~~

1万 · 2020-7-5 17:46

物理地址寄存器什么的怎么检验，是用STM32去读吗？

1万 · 2020-7-5 17:54

我还发现一个问题就是STM提供给PHY的时钟有50MHz(RMII模式)，但是时钟信号的峰峰值只有1V，请问这是不是太小了，会不会对通信有影响

1万 · 2020-7-5 17:57

更改SMI的工作模式时，即MII和RMII，只要修改例程中的宏定义就可了，还是还有其他需要修改的地方

1万 · 2020-7-5 18:00

时钟是怎么提供的？ 50MHz，通过PLL倍频输出的？峰峰值1V不一定不够，但你需要检查一下电平的标准满足PHY的CMOS电平不？

1万 · 2020-7-5 18:05

请用示波器测量一下时钟的上升时间，下降时间，抖动；与PHY手册值对比一下。

1万 · 2020-7-5 18:12

只需要修改宏定义。你用的PHY是哪一片？

1万 · 2020-7-5 18:15

TI的TLK110，管脚可以和DP83848管脚对管脚兼容，就是性能稍微好一些。
光SMI接口都搞了很久了，哎。不知道从哪下手了。

1万 · 2020-7-5 18:19

为什么给板子供电而且插上网线后RJ45的L-引脚还是高电平啊，特别不稳定，有的时候会是低电平，不过只是一会会

2万 · 2020-7-5 18:22

检查PHY的物理地址，寄存器地址和寄存器标志位