打印

4OM时钟晶振信号排版时应注意?

[复制链接]
2328|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
594364676|  楼主 | 2009-7-22 08:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
chunyang| | 2009-7-22 11:08 | 只看该作者

不知你是指晶体的PCB布局走线还是时钟线的布置?

使用特权

评论回复
板凳
PowerAnts| | 2009-7-22 12:55 | 只看该作者

如果不过EMI的话尽管乱拉

俺曾经看见一个自已做软件方案的小伙子自已画的板子.晶体走线弯弯曲曲,大约有3cm,最搞笑的是晶体上的两个电容,绕了半个PCB接到电源入口的电容的地上去,提了个意见,他还说要一点接地。说服不了他,原因是他的板子确实“能跑”

使用特权

评论回复
地板
594364676|  楼主 | 2009-7-22 14:06 | 只看该作者

就是时钟信号

使用特权

评论回复
5
chunyang| | 2009-7-22 19:14 | 只看该作者

首先时钟信号线路越短越好

另外注意驱动能力,长线传输在必要时分段做驱动,周围包地。

使用特权

评论回复
6
como| | 2009-7-23 19:47 | 只看该作者

何谓分段驱动?

纯阳好厉害,什么问题都能答上,强烈建议chunyang改名叫21ic知道,呵呵

使用特权

评论回复
7
耕在此行| | 2009-7-23 20:27 | 只看该作者

楼上的意见不够到位,

应改为"百晓"好.

使用特权

评论回复
8
armecos| | 2009-7-23 23:20 | 只看该作者

4OM时钟晶振信号PCB布线可有讲究了,

要是再考虑EMC,那就更讲究了。怎样起振容易?怎样稳定振动?怎样防止辐射干扰?周边器件焊盘的特殊处理,时钟拓扑结构,时钟模式,匹配,不能跨越分割,屏蔽,不能放板边,和其他器件位置(高低频、高低压、冷热),打过孔的讲究,距离长短的讲究。如何选择器件,如何识别真假、优劣货。环路面积,伴地,包地,层叠设计(临近层要求)。

时钟是数字电路的心脏,如何把心脏设计好,是重中之重,特别特别重要!!!就暂且先透露这么多吧。

www.armecos.com

《快快乐乐跟我学高速PCB设计》

......

时钟---这是非常重要的内容!
           源同步时钟模式;公共时钟模式:建立/保持时间
           始端匹配;终端匹配;点对点
           时钟分配驱动:0 jitter抖动;0 delay延时;环回;电压;频率上限
           晶体、晶振布线要点
           时钟线长度、线宽、线延时、线间距,周围留出空间,圆弧走线
           频率、精度

......

使用特权

评论回复
9
maychang| | 2009-7-24 08:05 | 只看该作者

40MHz,稍微注意些就行

当然,绕半块板,那是不行。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

132

主题

382

帖子

1

粉丝