发新帖我要提问
返回列表
打印
[FPGA]

关于max10 fpga管脚的 建立 保持时间

[复制链接]
559|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
qd0090|  楼主 | 2020-7-17 14:28 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
FPGA, MAX10, 管脚, pi, spi
我用max10，40M时钟，和单片机进行spi通信，spi clk18M，spi clk 和spi data都是单片机发送
最坏的情况是：
建立时间2.5ns   保持时间绰绰有余
保持时间2.5ns   建立时间绰绰有余

请问会不会出现时序问题？

还有，哪个手册描述了io的建立、保持特性，输入情况下的

使用特权

评论回复 赏

相关下载

相关帖子
沙发
qd0090|  楼主 | 2020-7-17 14:30 | 只看该作者

不知道是不是这个，但是我感觉这是描述的发送，而不是接收

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

qd0090

1

主题

2

帖子

1

粉丝