如何通过FPGA实现通过光模块通讯？

发表于 2011-12-29 19:56

求教：有没有这种方案呢？
FPGA和光模块是通过什么协议连接？时钟在接收端如何回复呢？
有没有好的芯片可以做这种事情？

发表于 2011-12-31 10:33

没有大侠愿意指点么？

发表于 2011-12-31 21:12

简单一点，做一个UART，接到光模块上去，再把UART的数据速率提高即可，按照160M时钟，16x采样，也有10M速率了。
再快一点，参考以太网的标准，用曼彻斯特编码或NRZI编码，搞到100M去，这些都可以通过采样来得到数据和时钟。
再往上就要用CDR了

发表于 2012-1-4 12:43

低速的话，用ＦＰＧＡ内部实现数字锁相环，做时钟提取，如果是高速的话，比如说到几百兆ｂｐｓ的话可以考虑采用视频监控光端机的方案来实现，采用串行化芯片来实现，省去了高速时钟提取环节，比如说ＴＩ的SN65LV1224A芯片。

发表于 2012-1-30 11:11

谢谢楼上

发表于 2012-1-30 11:12

常用的CDR芯片有那些呢？

发表于 2012-1-30 11:20

我觉得你搞成LVDS接口，速度上G没问题。

发表于 2012-1-31 11:04

你去参考下TI的TLK1501/2501芯片，就大概清楚该怎么做了。

发表于 2012-2-3 12:47

看了T1221的参考书，Sedes主要就是并转串，串转并，以及时钟恢复功能。但是后期的校验以及重发什么的，应该怎么处理的呢？

发表于 2012-2-3 18:10

FPGA如何与Sedes连接呢？
后期数据的校验与重发机制是在那里实现呢，选择什么上位协议呢？

发表于 2012-2-5 14:20

阅读了TLK1221的Datasheet，
但是我的方案需要一个稳定的协议，如果有误码丢包怎么处理呢
比如流控，重传，校验的协议，是否需要自己设计呢，现在真的很急。
如果那位大侠有方案，我愿意付费购买，请加QQ 31696140，谢谢啊

发表于 2012-2-6 10:28

xilinx的可以看UG353手册，是XILINX的光口IP。

发表于 2012-2-7 08:42

谢谢楼上，仔细研究中

发表于 2012-2-8 07:58

研究了 UG353 Aurora 模块,确实是这样的，该IP确实很符合我的要求，占用资源少，有流控和重发机制。
但该芯片在 SPartan6 LX 25T系列才有支持，我现在比较倾向于 Cyclone IV GX芯片，有没有Cyclone上比较好的方案？谢谢！

发表于 2012-2-8 14:09

带光口的板，可以推荐推荐，

发表于 2012-2-8 14:40

是啊有没有性价比比较好的带光口的板推荐？

发表于 2012-2-14 09:01

交换芯片-----MII0-----FPGA---SPI---MCU！比较容易实现

发表于 2012-2-14 15:22

可以考虑一下EP4CGX系列的。
1# guolingho

发表于 2012-2-15 09:37

呵呵，骏龙的哥哥，推荐了几种芯片啊？:)

发表于 2012-2-16 18:44

S4882 已经很好的实践了 2.5Gb/s