【银杏科技ARM+FPGA双核心应用】Spartan-6系列22——基于FIFO的ARM+FPGA数据存取
一、iCore4TX双核心板靓照
详细了解请移步此处:
bbs.21ic.com/icview-2895340-1-1.html
二、实验简介
通过调用IP核,可以在FPGA内部构建FIFO存储器,与RAM相比,它没有地址线,操作起来更加简单,但是只能顺序读写数据,不能随意指定读写数据的地址单元。根据读写时钟的相同与否,可分为异步FIFO和同步FIFO,本试验讲的是异步FIFO。
本试验基于ARM+FPGA架构的iCore4TX超Mini双核心板,通过SPI总线,ARM向FPGA发送相关指令,将FPGA内部例化的FIFO作为外部存储器进行读写操作,流程较为简单,主要讲述FIFO IP核的调用及其读写时序。
三、资料包下载(实验源码+详细文档说明)
1、源代码
2、实验指导书
iCore4TX实验指导书二十二.pdf
(990.8 KB)
|