发新帖我要提问
返回列表
打印

请教Verilog书上的一段代码

[复制链接]
1476|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
qrswll|  楼主 | 2011-12-31 16:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 代码, verilo, se, dc
always @(cnt or a or b)
begin
  c=1'b1;
  d=1'b1;
    case(cnt)
       2'b00:begin c=a; d=b; end
       2'b01:begin c=b; d=a; end
    endcase
end
在下初学，对书上的这段代码有些疑问。。。请问Verilog里面是可以这样赋值的么？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zhuhongchen| | 2011-12-31 21:19 | 只看该作者
可以的，

使用特权

评论回复 赏
板凳
qrswll|  楼主 | 2012-1-1 08:41 | 只看该作者
可以的，
zhuhongchen 发表于 2011-12-31 21:19

谢前辈指点。也就是说，Verilog可以从左向右赋值？

使用特权

评论回复 赏
地板
nongfuxu| | 2012-1-1 13:25 | 只看该作者
组合逻辑的阻塞语句．ＬＺ找一本书看看就明白了

使用特权

评论回复 赏
5楼
chentao0801| | 2012-1-2 23:09 | 只看该作者
:)

使用特权

评论回复 赏
6楼
dongshan| | 2012-1-8 15:20 | 只看该作者
从哪看出来的是从左到右赋值？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

qrswll

0

主题

196

帖子

1

粉丝