并行总线的布线要求
（1）建议总线优选内层布线，尽量增大与其它布线的间距。
（2）除特殊要求外，单线设计阻抗保证50欧，差分设计阻抗保证100欧。
（3）建议同一组总线保持布线基本等长，与时钟线遵循一定的时序关系，参照时序分析强果控制布线长度。
（4）建议尽可能的靠近本组总线的I/O电源或GND参考平面，保证参考平面的完整性。
（5）上升时间小于1ns的总线，要求有完整参考平面，不得跨分割。
（6）建议低位地址总线参照时钟布线要求。
（7）蛇形绕线线的间距不得小于3倍线宽。
高速串行总线的布线要求
频率高于100Mbps的串行总线，在布线设计中除遵循并行总线通用的串扰控制、布线规则之外，还需额外考虑一些要求：
（1）高速串行总线需要考虑布线的损耗，确定线宽线长。
（2）建议一般情况下线宽不小于5mil，布线尽量短。
（3）高速串行总线除Fanout过孔外，尽量不要打孔换层。
（4）串行总线所涉及的插件管脚，速率达3.125Gbps以上时，应优化反焊盘以减少阻抗不连续带来的不射影响。
（5）建议高速串行总线布线换层时，选择使用过孔Stub最小的布线层，对于到连接器的信号，在布线空间有限时，过孔Stub短的布线层，优先分配给发送端。
（6）建议速率达3.125Gbps或以上时，信号过孔旁打地孔，AC藕合电容也要对反焊盘特殊处理。
（7）如果高速信号过孔采用背钻处理，需要考虑电源地平面通流能力变小，以及通流瓶颈变窄后的滤波环路电感增大带来的影响。
（8）高速信号避开平面层的分割线，信号线边缘与分割线边缘空间水平间距保证3W。
（9）收发两个方向的高速信号，不能交叉在一起走线。
楼主
标题置顶
标题高亮
