发新帖我要提问
返回列表
打印
[verilog]

新手求问，用ISim仿真时，为何输入老变为zzzzzzzz

[复制链接]
1271|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
小萝卜特|  楼主 | 2020-8-3 11:59 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
SIM, 仿真
本帖最后由 小萝卜特 于 2020-8-3 12:01 编辑

如图：输入SW值，但仿真时就变成了高阻z。不知道输入哪里的问题。

捕获.PNG (313.43 KB )

捕获.PNG

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zhangmangui| | 2020-8-3 22:32 | 只看该作者
不确定状态，逻辑有缺陷

使用特权

评论回复 赏
板凳
00750| | 2020-8-4 08:50 | 只看该作者
加个复位信号进去

使用特权

评论回复 赏
地板
小萝卜特|  楼主 | 2020-8-4 17:17 | 只看该作者
00750 发表于 2020-8-4 08:50
加个复位信号进去

请问具体是怎么加呀，因为刚学不太清楚

使用特权

评论回复 赏
5楼
小萝卜特|  楼主 | 2020-8-4 17:21 | 只看该作者
zhangmangui 发表于 2020-8-3 22:32
不确定状态，逻辑有缺陷

我尝试在SW信号中，添加基数格：00000100改成8'b00000100，结果出来仿真信号正确了。

使用特权

评论回复 赏
6楼
正点原子FPGA| | 2020-8-5 09:00 | 只看该作者
帮顶

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小萝卜特

4

主题

14

帖子

0

粉丝