[verilog]

新手求问,用ISim仿真时,为何输入老变为zzzzzzzz

[复制链接]
990|5
手机看帖
扫描二维码
随时随地手机跟帖
zhangmangui| | 2020-8-3 22:32 | 显示全部楼层
不确定状态,逻辑有缺陷

使用特权

评论回复
00750| | 2020-8-4 08:50 | 显示全部楼层
加个复位信号进去

使用特权

评论回复
小萝卜特|  楼主 | 2020-8-4 17:17 | 显示全部楼层
00750 发表于 2020-8-4 08:50
加个复位信号进去

请问具体是怎么加呀,因为刚学不太清楚

使用特权

评论回复
小萝卜特|  楼主 | 2020-8-4 17:21 | 显示全部楼层
zhangmangui 发表于 2020-8-3 22:32
不确定状态,逻辑有缺陷

我尝试在SW信号中,添加基数格:00000100改成8'b00000100,结果出来仿真信号正确了。

使用特权

评论回复
正点原子FPGA| | 2020-8-5 09:00 | 显示全部楼层
帮顶

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

4

主题

14

帖子

0

粉丝