发新帖我要提问
返回列表
打印

【求助】FPGA输出管脚不能设为低电平

[复制链接]
4447|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
pili1170|  楼主 | 2012-1-4 11:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 管脚, 电平, nex, Nexys
手头有一块nexys3的板子。上面的fpga是spartan-6，xc6slx16，在做其中一个数码管实验的时候，代码中赋值为“0”，可是用电压表测量输出却不是低电平。而与他类似的几个管脚都是可以输出0V的。 请问有没有人遇到过类似的问题。 这个是硬件上面的问题吗，还是某些设置上面的问题？谢谢大家

使用特权

评论回复 赏

相关下载

相关帖子
沙发
dong_dt| | 2012-3-16 12:54 | 只看该作者
引脚损坏或者是虚焊！

使用特权

评论回复 赏
板凳
GoldSunMonkey| | 2012-3-16 14:01 | 只看该作者
检查，有无上拉，然后就是，查在出口之前会不会是0？

使用特权

评论回复 赏
地板
Backkom80| | 2012-3-16 20:17 | 只看该作者
楼上猴哥，正解，

使用特权

评论回复 赏
5楼
GoldSunMonkey| | 2012-3-16 22:51 | 只看该作者
:L感觉你是我领导，我批示完了，你在批示

使用特权

评论回复 赏
6楼
Backkom80| | 2012-3-17 10:01 | 只看该作者
:L感觉你是我领导，我批示完了，你在批示
GoldSunMonkey 发表于 2012-3-16 22:51


别哈，嘻嘻，猴哥

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

pili1170

7

主题

17

帖子

1

粉丝