ise 13.2 会自动添加IBUFG和BUFG嘛？

1万 · 2012-1-4 21:14

请教，对于像RST这样的输入信号，ise 13.2 会自动添加IBUFG和BUFG嘛？

1万 · 2012-1-4 21:15

或者怎么样人工手动来添加它们？
谢谢！

1万 · 2012-1-4 21:48

本帖最后由 nongfuxu 于 2012-1-4 21:50 编辑

对于外部时钟输入部分，已经找到答案，如下
比如：外部输入10MHz时钟到DCM时
1）要说明的是其中的CLK Source选项，External代表输入的时钟管脚CLKIN是全局时钟信号IBUFG或IBUFGDS... ；
2）通过IP核生成DCM模块，输入时External，输入时钟将自动连接BUFG，不需要手动添加；
3）Internal时，需要手动添加。

1万 · 2012-1-4 21:51

对于RST，还不知道应该怎样处理。

只看该作者 · 2012-1-5 08:51

1，调用原语
2，复位，xilinx的可以用同步复位，也可以考虑用异步触发，同步释放。

1万 · 2012-1-5 09:31

用原语，BUFG DA（IN, OUT）吗？

1万 · 2012-1-5 09:38

复位，xilinx的可以用同步复位，也可以考虑用异步触发，同步释放

谢谢提醒！
module Reset_Synchronizer(
output reg rst_n,
input clk, asyncrst_n);
reg rff1;

always @ (posedge clk , negedge asyncrst_n)
begin
   if (!asyncrst_n)
         {rst_n,rff1} <= 2'b0;
   else
         {rst_n,rff1} <= {rff1,1'b1};
end
endmodule

1万 · 2012-1-5 18:58

BUFG是可以推断出来的。编译完后，你可以在RTL视图里面看加上没有，如果没有加上，就用原语。

1万 · 2012-1-5 18:58

谢谢提醒！
module Reset_Synchronizer(
output reg rst_n,
input clk, asyncrst_n);
reg rff1;

always @ (posedge clk , negedge asyncrst_n)
begin
if (!asyncrst_n)
{rst_n,r ...
nongfuxu 发表于 2012-1-5 09:38

敏感列表里面不要加Reset