发新帖我要提问
返回列表
打印
[FPGA]

fpga多时钟源的问题

[复制链接]
336|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
nmgbtzyf|  楼主 | 2020-8-14 09:08 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 时钟, ce, EP4CE6, 音频播放
制作音频播放器。本来是想用。cpld  那是资源太少。感觉搞不定。所以只能用fpga。但是音频播放有两种时钟。这个我就不多说了。
fpga我刚学还不会。时钟源应该怎么做？
理论上用哪个管脚都可以，是不是？
还是用专用的引脚比较好一些。
用的芯片是。ep4ce6
我不知道。fpga ep4ce6   有没有？多个时钟输入管脚。
哪个师傅了解给指点一下。

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

nmgbtzyf

6

主题

15

帖子

1

粉丝