时钟脉冲

1万 · 2020-8-16 12:01

不知能否在430F449的I/O口输出ACLK或DCO时钟脉冲，是否用如下两条语句就能在P1.5脚输出，请大家指点一下，给一段程序，先谢了。

P1DIR= BIT5;

P1SEL=BIT5;

1万 · 2020-8-16 12:06

P1.0是输入TACLK的引脚

2万 · 2020-8-16 12:10

149是在P5.4输出主时钟的，４４９也差不多吧，你仔细看看I／O口的模块功能选择，MCLK,ACLK,都有端口输出的，要看DCO的话把他设成MCLK，用端口第二功能输出就行了．

1万 · 2020-8-16 12:21

下面是2xx的时钟输出例程，4xx的应该一样，您可以参考一下，或者可以去TI网站上找4xx的例程代码，我电脑里只有2xx的。
//******************************************************************************
//  MSP430F20xx Demo - Basic Clock, Output Buffered SMCLK, ACLK and MCLK/10
//
//  Description: Buffer ACLK on P2.0, default SMCLK(DCO) on P1.4 and MCLK/10 on
//  P1.1.
//  ACLK = LFXT1 = 32768, MCLK = SMCLK = default DCO
//  //* External watch crystal installed on XIN XOUT is required for ACLK *//
//
//             MSP430F20xx
//          -----------------
//       /|\|             XIN|-
//       | |                | 32kHz
//       --|RST       XOUT|-
//          |                |
//          |    P1.4/SMCLK|-->SMCLK = Default DCO
//          |          P1.1|-->MCLK/10 = DCO/10
//          |       P1.0/ACLK|-->ACLK = 32kHz
//
//  M. Buccini / L. Westlund
//  Texas Instruments Inc.
//  October 2005
//  Built with CCE Version: 3.2.0 and IAR Embedded Workbench Version: 3.40A
//******************************************************************************

#include  <msp430x20x3.h>

void main(void)
{
  WDTCTL = WDTPW +WDTHOLD;                // Stop Watchdog Timer
  P1DIR |= 0x13;                         // P1.0,1 and P1.4 outputs
  P1SEL |= 0x11;                         // P1.0,4 ACLK, SMCLK output

  while(1)
  {
P1OUT |= 0x02;                               // P1.1 = 1
P1OUT &= ~0x02;                      // P1.1 = 0
  }
}

1万 · 2020-8-16 12:25

看具体引脚的P1SEL功能，有可以输出ACLK跟MCLK的

1万 · 2020-8-16 12:28

430每个芯片的datasheet的最后一段就是芯片GPIO口的说明，每个IO口都有一个表格可以查询到IO口具体工作在什么状态，有不清楚的查那段就好了

1万 · 2020-8-16 12:32

端口功能选择得对了。

1万 · 2020-8-16 12:52

哦，知道了，多谢

时钟脉冲

相关下载

相关帖子