发新帖我要提问
返回列表
打印

大型设计中FPGA 的多时钟设计策略详解

[复制链接]
1150|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
tikelu|  楼主 | 2012-1-7 12:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 时钟, FPGA设计, 布线, 异步
本帖最后由 tikelu 于 2012-1-7 12:54 编辑

利用FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种多时钟FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。
请点击：PDF格式 大型设计中FPGA 的多时钟设计策略详解

使用特权

评论回复 赏

相关下载

相关帖子
沙发
GoldSunMonkey| | 2012-1-7 21:59 | 只看该作者
发过了啊。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

tikelu

0

主题

836

帖子

1

粉丝