发新帖我要提问
返回列表
打印
[FPGA]

FPGA控制SJA1000完成初始化后发送任何数据都会导致总线错误

[复制链接]
439|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
杨朔|  楼主 | 2020-8-28 16:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
控制, FPGA, sja1000, 总线, TI
本帖最后由 杨朔 于 2020-8-28 17:07 编辑

SJA1000使用PELICAN模式，外部24m时钟，TIM0,TIM1分别为00,18，初始化完成后SR寄存器会保持一段时间3c后回到0c状态，此时发送can数据帧，sja1000回报总线错误，start frame error,求解

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

杨朔

2

主题

2

帖子

0

粉丝