发新帖我要提问
返回列表
打印

请教：DDR3内存的RESET初始化信号，是否是由ARM CPU软件控制DDR3内存控制器输出的？见内。谢谢。

[复制链接]
311|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
冰糖炖雪梨|  楼主 | 2018-9-8 16:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ARM, CPU, 内存控制器, Reset, DDR3
请教：1、ARM SOC系统架构中， CPU的RESET信号与DDR3内存的RESET信号，是否没有硬件线路相连接？是两个独立分离的信号？  其中，  DDR3内存的RESET信号，是由ARM CPU软件控制DDR3内存控制器输出的？
2、ARM SOC系统的上电复位或运行中的复位（如：软件复位）过程中，其中的DDR3内存的复位，都是由ARM CPU软件控制DDR3内存控制器输出RESET信号给DDR3芯片，而实现DDR3的RESET初始化？
谢谢。

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

冰糖炖雪梨

430

主题

436

帖子

0

粉丝