发新帖我要提问
返回列表
打印

ARMv8中的Non-cacheable transaction

[复制链接]
266|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
一亚麻怡|  楼主 | 2018-9-8 16:58 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
action, ransac, trans, BLE, CACHE
在CA53的TRM中，关于ACE transfer有以下描述
For Non-cacheable transactions:
• INCR N (N:1, 2, or 4) 128-bit for write transfers.
想请教一下，CPU中执行什么样的指令，会在总线上产生 INCR4 128bit的write transfer
多谢！

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

一亚麻怡

404

主题

404

帖子

0

粉丝