我正在设计背靠背连接的APB主从设备。从站组件具有16个位置的简单reg
按照APB，对于来自主机的READ / WRITE事务，我在第一个时钟周期生成PSEL = 1，然后在下一个时钟周期生成PENABLE = 1。
在两个时钟周期内，PADDR，PWDATA，PWRITE信号不变。在这里，APB从驱动器始终将PREADY设为高电平。因此，根据协议，PENABLE在第二个时钟周期内变为“ 0”。
这里的问题是，APB从机应何时对来自主机的控制/数据信号采样以进行两次读/写传输？是在SETUP阶段还是ACCESS阶段。
我们需要在同一时钟驱动从设备的PREADY和PSLVERR以及PRDATA来进行读取传输（这应该在此处的ACCESS阶段进行）。
希望我的查询在这里清楚。请分享输入。 |
楼主
标题置顶
标题高亮
