ARM似乎没有提及有关更改表条目的数据高速缓存刷新的任何内容。
从ARMv8-Cortex-A（DDI 0487D.a）的G.5.9 TLB维护要求
来看， 我们看不到刷新表项数据高速缓存所必需的任何提示。
对于G.5.9.1中的单处理器系统，只有一个示例，没有数据高速缓存刷新操作。
因此，在单处理器系统中，用于编写转换表条目的示例指令序列包括以下
内容：
STR rx，[翻译表条目]；将新条目写入转换表
DSB; 确保新条目的可见性
通过VA使TLB 条目无效（如果不是全局的，则为ASID）。[页面地址]使
BTC
DSB 无效；确保完成无效TLB指令
ISB; 确保表更改对指令提取可见
对于SMP系统，它也没有找到有关数据高速缓存刷新操作的必要信息。 |
楼主
标题置顶
标题高亮
