发新帖我要提问
返回列表
打印

PL031 Verilog生成

[复制链接]
183|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
求关注啊|  楼主 | 2018-9-9 20:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, se, 信号, App, verilog代码
Pls，我需要一个阻塞问题的答案，  我试图为PL031连接矩阵2x3生成Verilog代码。不幸的是，每个从站生成的HSEL信号无法正常工作。实际上，在“ AxiToAhbWrapper”输出Verilog文件中，出现以下分配：assign HSEL = 1\'b1; 并且由于该块是为内部所有主接口“复制”的，因此所有“ HSELx”信号均置于高电平。发生什么了？！

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

求关注啊

380

主题

380

帖子

0

粉丝