打印

Spartan6 Core Generator DDR3

[复制链接]
1789|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
why2009a|  楼主 | 2012-1-10 12:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
在开发板上验证DDR3,用Coregen,生成DDR MIG,MAP的时候出现下面的错误:
ERROR:Place:1333 - Following IOB's that have input/output programming are locked
   to the bank 1 that does not support such values
   IO Standard: Name = LVDS_25, VREF = NR, VCCO = 2.50, TERM = NONE, DIR =
   BIDIR, DRIVE_STR = NR
   List of locked IOB's:
    mcb4_dram_udqs_n
    mcb4_dram_udqs
    mcb4_dram_dqs_n
    mcb4_dram_dqs
ERROR:Pack:1654 - The timing-driven placement phase encountered an error.


有几个问题请教下:
1、已经指定了DDR3在Bank4上,为什么“are locked   to the bank 1”?
2、这都是按照MIG_Design的教程操作的,出现这样的错误,是不是说明软件有Bug?
3、我在网上查了,也有很多在设计DDR2的时候出现这样的问题,但没有具体的解答方法

相关帖子

沙发
why2009a|  楼主 | 2012-2-22 16:05 | 只看该作者
求指导

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

17

主题

43

帖子

1

粉丝