发新帖我要提问
返回列表
打印

ARM架构下的L1和L2 cache结构有什么联系1

[复制链接]
178|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
第8号打板工|  楼主 | 2018-9-10 20:14 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ARM, CACHE, AC, se, a15
以A15为例，假设L1 cache是2way 4set的 cache type，而L2 cache的空间会比L1大很多，那么L2 cache会是什么样的结构呢？是不是需要cache line的大小一样？或者需要与L1相对应吗，比如也是4set的？

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

第8号打板工

393

主题

393

帖子

0

粉丝