发新帖我要提问
返回列表
打印

ARM架构下的L1和L2 cache结构有什么联系2

[复制链接]
191|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
大碴子味|  楼主 | 2018-9-10 20:16 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ARM, CACHE, AC, 比较器
我们通过比较tag来得知cache是否hit。在课程中，以2way cache为例，每一个way都有一个tag的比较器。所以一个cache中tag的比较器的数目应该和这个cache的way的数量一致，这样才能在一个周期里得出cache是不是hit。请问这个理解是否正确？

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

大碴子味

372

主题

372

帖子

0

粉丝