发新帖我要提问
返回列表
打印

用flip-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage？

[复制链接]
450|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
没名字的人|  楼主 | 2018-9-11 11:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Current, logic, 加法器, TE, Stage
用flip-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

没名字的人

420

主题

432

帖子

0

粉丝