FPGA/CPLD数字电路设计经验分享

登录 · 发表于 2012-1-11 07:17

在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。

发表于 2012-2-2 22:02

下载看看

发表于 2012-2-2 22:02

回去研究下

发表于 2012-2-3 21:38

看来还是很受欢迎的啊

发表于 2012-2-3 21:38

自喜下

发表于 2012-2-9 21:05

我的资料不能沉

发表于 2012-2-9 21:05

应该对大家有所帮助的呀

发表于 2012-2-10 09:41

一般般

发表于 2012-2-10 10:05

这明显是广告。不是资料

FPGA/CPLD数字电路设计经验分享

本帖子中包含更多资源

相关帖子

浏览过的版块

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章