DDR1:最简单的办法就是所有的线都尽可能等长,完全等长肯定是没有问题的。但是时钟的top结构需要注意。DATA&ADD之间是不需要等长的,DATA是在DQS的控制下每8bits锁存。问题就在于DATA&ADD之间最长可以容许多少mil。DDR2:DDR2是在DDR1的基础上改进工艺了的,layout比DDR1简单,主要是片外不需要上拉电阻。
DDR3:DDR3的工艺更加成熟了,layout要求更加精细,线长需要控制的比较精确,因为不同层的板子的传输延时不一样,另外ddr3的时钟的每个段长度差不能超过10mil,否则会造成data无法锁存。
强烈欢迎大侠来谈论一下。 |