DDR1/2/3 layout经验讨论

发表于 2012-1-11 12:19

DDR1:最简单的办法就是所有的线都尽可能等长，完全等长肯定是没有问题的。但是时钟的top结构需要注意。DATA&ADD之间是不需要等长的，DATA是在DQS的控制下每8bits锁存。问题就在于DATA&ADD之间最长可以容许多少mil。DDR2:DDR2是在DDR1的基础上改进工艺了的，layout比DDR1简单，主要是片外不需要上拉电阻。
DDR3：DDR3的工艺更加成熟了，layout要求更加精细，线长需要控制的比较精确，因为不同层的板子的传输延时不一样，另外ddr3的时钟的每个段长度差不能超过10mil，否则会造成data无法锁存。
强烈欢迎大侠来谈论一下。

登录 · 发表于 2012-1-11 13:41

学习了

我就传个DDR2的文件吧大家一起学习下，原理图我也传上来

文件时ALLEGRO格式的 :)

发表于 2012-1-11 17:55

顶啊

发表于 2012-12-14 09:35

xuexi yixia ,xiexie!

发表于 2012-12-14 12:50

发表于 2013-12-26 09:40

发表于 2013-12-26 18:12

xuexi yixia ,xiexie!

发表于 2013-12-28 15:48

forgot 发表于 2012-1-11 13:41
学习了

我就传个DDR2的文件吧大家一起学习下，原理图我也传上来

学习了，不知道版主能否提供个DDR的视频？多谢版主！！！

发表于 2013-12-28 15:55

forgot 发表于 2012-1-11 13:41
学习了

我就传个DDR2的文件吧大家一起学习下，原理图我也传上来

版主文件还有锁码，没法编辑呀:'(

发表于 2013-12-30 09:13

xiexie !

发表于 2014-3-1 22:28

谢谢分享

发表于 2014-3-18 21:16

谢谢分享

发表于 2014-5-19 13:45

学习了。

发表于 2014-5-20 09:32

谢谢分享。

发表于 2014-5-23 13:26

学习下

发表于 2014-5-23 13:41

谢谢分享

发表于 2015-2-7 11:52

支持一下~~~~

DDR1/2/3 layout经验讨论

相关帖子

本帖子中包含更多资源

浏览过的版块

核心会员奖章

坚毅之洋流

七世轮回

技术领袖奖章

社区建设奖章

欢快之小溪

伴坛终老

技术奇才奖章

技术新星奖章

偶尔光临

甘甜之泉水

涓涓之细流

常驻人口