搜索

这个阶梯怎样消除?

[复制链接]
112|8
| 2020-9-16 08:37 | 显示全部楼层
3个电阻要合理设置,没看到的那个是源阻抗的电阻。

使用特权

评论回复
| 2020-9-16 10:47 | 显示全部楼层
原始波形贴来看看?
你手画的波形说不定漏掉了关键元素呢?

使用特权

评论回复
 楼主 | 2020-9-16 12:42 | 显示全部楼层
戈卫东 发表于 2020-9-16 10:47
原始波形贴来看看?
你手画的波形说不定漏掉了关键元素呢?

当时没有拍,这是别人的板子上的

使用特权

评论回复
 楼主 | 2020-9-16 14:12 | 显示全部楼层
king5555 发表于 2020-9-16 08:37
3个电阻要合理设置,没看到的那个是源阻抗的电阻。

共基接法对减少退饱和时间没什么帮助的吧?

这个只能加大基极电阻,减少集电极电阻了

使用特权

评论回复
| 2020-9-16 15:28 | 显示全部楼层
本帖最后由 king5555 于 2020-9-16 15:39 编辑
小和尚520 发表于 2020-9-16 14:12
共基接法对减少退饱和时间没什么帮助的吧?

这个只能加大基极电阻,减少集电极电阻了 ...


这个不是共基。只是射极电压与基极电压在做比较,然后決定晶体管的导通或截止。类似的方法可参考逻辑门TTL的输入端设计。
其实也很简单,各电阻与输入电流(即顺向Ie)和输出流出电流(即IoH)要配合良好。
Image_146.png

使用特权

评论回复

评论

king5555 2020-9-19 22:01 回复TA
@小和尚520 :没这样设想。主要是设定输入到输出的门槛,如绿色线。不过R1丶R2丶Rc越大则速率越低,但仍需考虑Iin和Iout电流的分配 这会影响OUT电平大小。这个可以仿真。 
小和尚520 2020-9-19 21:06 回复TA
R2的另一个作用是不是可以在输入高电平时,给be的结电容提供放电回路? 放完电后被反向充成负电压 
| 2020-9-16 16:51 | 显示全部楼层
这是要3V信号转3.3V信号么?可以用P管啊,E极10K上拉到3.3V,B、C同时跟3V信号相连。

使用特权

评论回复
扫描二维码,随时随地手机跟帖
您需要登录后才可以回帖 登录 | 注册

本版积分规则

我要发帖 投诉建议 创建版块 申请版主

快速回复

您需要登录后才可以回帖
登录 | 注册
高级模式

论坛热帖

关闭

热门推荐上一条 /5 下一条

在线客服 快速回复 返回顶部 返回列表