lymex 兄, 这个电路我试了下,三极管我用的8050,pmos用的ss84,nmos用的2n7002,
发现个问题,我R1 R2 R5 接33k ,R3 R4 接100K的时候,上面的图J1 J2接3.3V高电平,则VDD端(3.3V)的电流有2MA多,VCC端(15v)电流约300uA,后者是对的,但是前者明显偏大。我又把所有的电阻都改成100k,VDD端的电流还是有约800uA, 按照参数计算,包括仿真都不会这么大,后来我又分开量J1 J2的电流,发现电流主要是J2这边的,但是流进Q2的电流被R2限流了 那只能是从Q1的发射极流到集电极了。这个是怎么回事呢 能否解释下? 用multisim仿真时,发射极也有向内部的电流,但是没这么大。我用的2n2222仿真的。这个有什么不同吗?
|