请教,ISE V13中,怎么防止约束串扰?
现象是这样的:
1)先建立了一个项目,比方说是wtut,从建立文件到PR都通过了. 这里面当然少不了约束管脚了.这里芯片用的是Pin484那种.
2)然后,又建立了一个同样功能的项目,项目名为wtut2, 只是将芯片管脚从484PIN改成100pin了. 这时管脚约束肯定与前面的不一样了,其它的都一样.
3)然后 在Translation中给出了WARNING,说是有个管脚在此芯片中没有,所以移除了这个脚;
WARNING:ConstraintSystem - A target design object for the Locate constraint '<NET "sf_d<7>" LOC = Y15>' could not be found and so the Locate constraint will be removed.
关键是第二个项目的约束文件中根本就没有出现过<NET "sf_d<7>" LOC = Y15>
<NET "sf_d<7>" LOC = Y15>是第一个项目中约束的.
ISE V13.2在wtut2项目中,引用了wtut项目的约束. |
楼主
标题置顶
标题高亮
