[FPGA] MT9P031的PLL使用不成功的解决办法

[复制链接]
801|0
 楼主| feihufuture 发表于 2020-9-26 22:24 | 显示全部楼层 |阅读模式
本帖最后由 feihufuture 于 2020-9-26 22:30 编辑

MT9P031的PLL使用,不成功,采用如下配置,成功开启,XCLK是24M,输出pixel CLK是48M。[payamount]1.00[/payamount]
[pay]        write_eeprom(0x0d,0x0001);        usleep(50000);
        write_eeprom(0x0d,0x0000);
        usleep(50000);

        write_eeprom(0x10,0x0051); //PLL_CTRL power up pll
        write_eeprom(0x11,0x7809); //
        write_eeprom(0x12,0x0005); //
        usleep(10000);
        write_eeprom(0x10,0x0053);//PLL_CONTROL; use PLL
        usleep(200000);[/pay]
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:WX:feihu612 免费合作开发ECAT主从站

171

主题

1029

帖子

101

粉丝
快速回复 在线客服 返回列表 返回顶部