第二步: 设计中要判断是否需要使用PG(power good)信号,以及是否需要使用FCCM模式,如果有以上的需求,设计时要保证芯片不触发power good门限。因为一旦叠加纹波注入后的FB 触发PG门限就会导致PG拉低,另使得芯片无法退出auto skip模式(如图3) 图3 芯片MODE 选择设置 从图4中我们可以判断PG信号正常时,最高FB点不能超过0.6V* (1+15%),鉴于15%有正负5%的变化,所以FB最大不能超过660mv,纹波注入不能超过60mv。 图4 芯片内部PG触发逻辑
|