发新帖我要提问
返回列表
打印
[Verilog HDL]

Verilog_HDL_那些事儿_时序篇

[复制链接]
269|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gaochy1126|  楼主 | 2020-10-16 20:21 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
Verilog_HDL, 时序, AC, 硬件, 电路
Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

Verilog_HDL_那些事儿_时序篇v2.pdf (16.91 MB)

使用特权

评论回复 赏

相关下载

相关帖子
沙发
123654789| | 2020-10-29 13:48 | 只看该作者
已经下载

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gaochy1126
个人签名：这个社会混好的两种人：一是有权有势，二是没脸没皮的。

1051

主题

11300

帖子

26

粉丝