21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › Verilog_HDL_那些事儿_时序篇
返回列表 发新帖我要提问

[Verilog HDL] Verilog_HDL_那些事儿_时序篇

[复制链接]
632|1
 楼主| gaochy1126 发表于 2020-10-16 20:21 | 显示全部楼层 |阅读模式
Verilog_HDL, 时序, AC, 硬件, 电路
Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
123654789 发表于 2020-10-29 13:48 | 显示全部楼层
已经下载
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gaochy1126
个人签名：这个社会混好的两种人：一是有权有势，二是没脸没皮的。

1205

主题

11937

帖子

26

粉丝
快速回复 在线客服 返回列表 返回顶部