发新帖我要提问
返回列表
打印
[Intel FPGA]

哪位朋友用过Stratix IV 这款芯片

[复制链接]
449|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
mtwlbh|  楼主 | 2020-10-17 13:50 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
芯片, Stratix, 时钟, IO, se
哪位朋友用过Stratix IV 这款芯片？有些问题想请教，目前在使用EP4SE360H29I3这款芯片，原路图中的CLK1p,CLL1n,CLK3p,CLL3n,CLK8p,CLL8n,CLK10p,CLL10n都可以作为全局时钟，这种时钟类似Cyclone的输入时钟，我看CLK0p,CLL0n在BANK1下，是不是这个时钟只能在BANK1下作为时钟输入，还有I/O差分输入的问题，封装的标注IO,DIFFIO_RX_B55p,DIFFOUT_B109p和IO,DIFFIO_RX_B55n,DIFFOUT_B109n，这样的差分，是不是可以作为普通的LVDS差分输入和输出，如果定义为SERDES的话，只能作为差分输入？

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

mtwlbh

1

主题

2

帖子

1

粉丝