打印
[PCB]

如何减少高频PCB电路布线串扰问题?

[复制链接]
503|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
就某个谁咯|  楼主 | 2020-10-22 10:23 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
说到高频电路布线,PCB工程师比较头疼的,恐怕是高频信号的串扰问题。那么,如何减少高频PCB电路布线串扰问题呢?

由于高频信号是以电磁波的形式沿着传输线传输的,信号线会起到天线的作用,电磁场的能量会在传输线的周围发射,信号之间由于电磁场的相互耦合而产生不期望的噪声信号称为串扰。为了减少高频信号的串扰,在布线的时候要求尽可能的做到:

1、在布线空间允许条件下,在串扰较严重的两条线之间插入一条地线或地平面,可以起到隔离的作用而减少串扰。

2、当信号线周围的空间存在电磁场时,若无法避免平行分布,可在平行信号线的反面布置大面积“地”来大幅减少干扰。

3、在布线空间许可下,加大相邻信号线间距,减小信号线的平行长度,时钟线尽量与关键信号线垂直。

4、如果同一层内的平行走线几乎无法避免,在相邻两个层,走线方向务必为相互垂直。

5、在设计中,时钟线宜用地线包围起来并多打地线孔来减少分布电容,从而减少串扰。

6、高频信号时钟尽量使用低电压差分时钟信号并包地方式。

7、闲置不用的输入端不要悬空,而是将其接地或接电源,因为悬空的线有可能等效于发射天线,接地就能抑制发射。

以上便是工程师与你分享的减少高频PCB电路布线串扰问题的一些方法,希望能够帮助到你。

如需要咨询 推荐:https://www.jdbpcb.com/MC

使用特权

评论回复

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

334

主题

423

帖子

3

粉丝