菜鸟总结高速数字电路防振铃的办法，请拍砖。

1万 · 2012-2-1 08:48

本帖最后由 z_no1 于 2012-2-1 08:55 编辑

看了下书，是不是可以总结如下：
单向一个输入一个输出的结构，在输出端串一个电阻33欧，效果不好可以调电阻；
双向的话，在每个端都加上上拉或下拉，如果总线上有多个器件，走线要成一字长蛇型或者V形，避免Y形。
阻抗控制是针对超高频，（？？ns到？？？ns）一般的高频板子例如??ns以下的电路不用关心阻抗控制。
蛇行走线是为了迟延同步，等长就等延迟。
走线避免过孔，90度走线。原因是避免阻抗变化，
高速板推荐四层板，

1万 · 2012-2-1 10:02

以上是我的总结，各位大牛请提意见。

只看该作者 · 2012-2-1 17:04

1.单向一个输入一个输出的结构，在输出端串一个电阻33欧，效果不好可以调电阻
这个叫串联端接，保证返回的波不会再被反射（也可以叫Damping Resistor），但是现在带的芯片已经做的越来越好，很多厂家（Altera或Xilinx）已经在片内集成，
2双向的话，在每个端都加上上拉或下拉，如果总线上有多个器件，走线要成一字长蛇型或者V形，避免Y形
你说的这个叫并联端接，为了使接收端不发生反射，有多个器件的时候要考虑拓扑结构，具体问题具体分析，不能说什么形就可以，
3 阻抗控制是针对超高频，（？？ns到？？？ns）一般的高频板子例如??ns以下的电路不用关心阻抗控制
低频的时候也有阻抗，阻抗控制可以带来很多好处（辐射，串扰），特别是在EMI测试的时候
4蛇行走线是为了迟延同步，等长就等延迟
.....
5走线避免过孔，90度走线。原因是避免阻抗变
过孔和90的拐弯都会引起阻抗不连续
6 高速板推荐四层板，
目前数字电路都是多层板，主要是SI和PI方面的考虑，还有一个VLSI太多的引脚

1万 · 2012-2-1 17:26

本帖最后由 z_no1 于 2012-2-1 17:29 编辑

我现在要弄的一个是STM32F103带一个K9F1208、一个IS61LV5128，一个CP2200，三个总线形式的外设，这样的东东拓扑如何走呢？上一个板子吃了大亏。
看ST版块的《崩溃！STM32+K9F1208U0C搞不定，高分求助！发现灵异现象！》

1万 · 2012-2-1 17:30

现在我是在STM里把IO的沿速度降下来来解决的。

1万 · 2012-2-3 09:27

“有多个器件的时候要考虑拓扑结构，具体问题具体分析，不能说什么形就可以，”
我不在乎功耗，用什么方式做阻抗匹配合适啊？

只看该作者 · 2012-2-3 09:38

早饭都很少，这几天都在吃煎饼。。。

1万 · 2012-2-4 19:58

有人指点一下么?

菜鸟总结高速数字电路防振铃的办法，请拍砖。

相关下载

相关帖子

精华达人奖章

技术高手奖章

湍急之河流

以坛为家

涓涓之细流

经常做客