随着数字SoC设计技术的发展,半导体制造技术的进步,芯片设计者已不再将芯片工作速度作为唯一关注的设计目标,而是追求芯片的性能、功耗和面积（Performance Power and Area,PPA）之间的平衡。同时,激烈的市场竞争以及芯片设计规模和设计成本的增加,使得设计者对于设计速度和设计周期有了更严苛的需求。本文针对数字SoC设计中现存的设计速度与PPA平衡、优化的问题,借鉴于IP重用技术,提出了一种基于IP参数表的数字SoC的PPA快速预评估方法。首先针对无PPA参数表的软IP在逻辑综合阶段设计了 IP参数表的提取流程,其次分析了数字SoC内部IP的联接关系,包括IP核的串联与并联,并针对这些联接关系给出了对应的评估公式,在此基础上,设计了 PPA的预评估流程。在数字SoC设计的起始阶段,设计者就可以分析设计中IP的种类、数量和互联关系,然后查询IP的PPA参数表估算出整体设计的速度、面积和功耗。为验证本文评估方法的可靠性,设计并实现了同构双核MCU,并通过仿真的方式对其进行了功能验证。最后以MCU为数字SoC设计实例,以MCU中各功能模块为基础的IP,在UMC180nm工艺下对其进行了 PPA预评估,得到了设计的周期-面积曲线和周期-功耗曲线。与现有的数字SoC的PPA评估方法相比,本文的评估方法兼具预评估、快速评估和精准评估的特点。以双核MCU为例,可将评估速度提高24倍以上,且估算出的PPA的平均误差均在5%以内。参考设计的预评估结果,设计者可以合理、快速、高效的制定综合策略、进行设计的PPA平衡以及调整和优化设计,从而达到减少设计的迭代次数、缩短数字SoC的设计周期、降低开发成本的目的。
|
楼主
标题置顶
标题高亮
