打印

关于样品设计的一些缺陷整理

[复制链接]
683|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zh222|  楼主 | 2020-11-28 12:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
       首先呢,先简单的介绍一下我自己,本人从事pcb打样设计以及批量代加工的这个行业,近期呢,给客户打样一些样品,大大小小都存在一点小小的问题,然后跟客户沟通后,并整理了一些样品问题点及时的给到相应的工程师,便于日后避免犯同样类似的错误。这样的话,既节约了打样时间,也省了不少钱。
       接下来我简单的跟大家分享一下在设计过程中,pcb设计的一些小小的细节。
       a. PCB的丝印方向要统一,大小一致。
       b. 在设计的过程中需要考虑的干涉问题,有的时候就欠缺那么一点点,设计好后前后检查一下。
       c.BOM里的数量也需要仔细核对下,尤其是接插件之类的。
       d.还有PCB板里的走线,以及过孔的位置,需要注意下。
等等,
     后续的话 我会持续更新一些问题点,大家共同进步,一起探讨问题。

使用特权

评论回复
评论
zh222 2020-11-28 12:14 回复TA
加油 

相关帖子

沙发
zh222|  楼主 | 2020-11-28 12:16 | 只看该作者
先顶一个,加油

使用特权

评论回复
板凳
zh222|  楼主 | 2020-11-28 12:44 | 只看该作者
6666

使用特权

评论回复
地板
zh222|  楼主 | 2020-11-29 11:37 | 只看该作者
加油

使用特权

评论回复
5
lys1987| | 2020-12-3 14:31 | 只看该作者
加油!

使用特权

评论回复
6
雪夜虫子| | 2020-12-3 17:26 | 只看该作者
本帖最后由 雪夜虫子 于 2020-12-3 17:34 编辑

说一个很奇葩的:高速差分的外层走线上不要放置丝印,后期装配时也不要贴标签。
丝印那个,我看一搏的**讨论过,结论是:丝印对表层的高速差分线衰减影响有5%左右,看似不大,但如果赶上你的信号余量不足,就可能崴泥,或者出现这块好那块不好的现象。
标签那个,大体跟丝印一个道理,我有过切身体会:曾经有个板子上有对差分线在表层走线很长(速率也就12Gbps左右),有几台正好在生产过程中在那对差分线上贴了个标签(那时贴标签比较随意,生产的同事在板上找个空位置随手就贴了。),然后那个链路信号锁定就有问题了。折腾了半天,发现把标签揭掉就好了。。。后来我学乖了:一方面,尽量减少表层走高速差分线;另一方面,每个需要贴签的板子我都在顶层选一块干净区域用丝印画出一个方框用于贴生产标签,框内用大号文字“贴标签处”提醒,也可规范一下生产流程。

使用特权

评论回复
7
rh10000| | 2020-12-4 17:25 | 只看该作者
做事精益求精。

使用特权

评论回复
8
随风而去吧| | 2021-3-29 18:34 | 只看该作者
很棒棒哦,值得学习

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

9

主题

66

帖子

1

粉丝