2812仿真的时候倍频产生的时钟频率不对

发表于 2012-2-7 13:40

程序如下：

void InitSysCtrl(void)
{
Uint16 i;
EALLOW;

DevEmuRegs.M0RAMDFT = 0x0300;
DevEmuRegs.M1RAMDFT = 0x0300;
DevEmuRegs.L0RAMDFT = 0x0300;
DevEmuRegs.L1RAMDFT = 0x0300;
DevEmuRegs.H0RAMDFT = 0x0300;


// Disable watchdog module
SysCtrlRegs.WDCR= 0x0068;

// Initalize PLL
SysCtrlRegs.PLLCR = 0xA;
// Wait for PLL to lock
for(i= 0; i< 5000; i++){}

// HISPCP/LOSPCP prescale register settings, normally it will be set to default values
SysCtrlRegs.HISPCP.all = 0x0001;
SysCtrlRegs.LOSPCP.all = 0x0002;
// Peripheral clock enables set for the selected peripherals.
SysCtrlRegs.PCLKCR.bit.EVAENCLK=1;
SysCtrlRegs.PCLKCR.bit.EVBENCLK=1;
SysCtrlRegs.PCLKCR.bit.SCIENCLKA=1;
SysCtrlRegs.PCLKCR.bit.SCIENCLKB=1;

EDIS;

}

产生的时钟频率不对

XPLLDIS脚（140脚）通过一5K电阻连到VCC
不知道是什么问题

发表于 2012-2-10 09:55

帮楼主顶顶，希望高手帮帮看看

发表于 2012-2-10 16:25

呃。。。把我难住了嗯

发表于 2012-2-10 16:26

发表于 2012-2-13 11:16

等待高手出现吧，帮不了楼主

发表于 2014-3-10 15:03

本帖最后由 caizhihe 于 2014-3-10 16:07 编辑

LZ倍频10？这段代码产生的是外设时钟的频率，HSPCLK = SYSCLK/2 ,LSPCLK = SYSCLK/4，不是倍频的频率 SYSCLK = CLKIN *PLL /2 前边的代码
EALLOW;
DevEmuRegs.M0RAMDFT = 0x0300;
DevEmuRegs.M1RAMDFT = 0x0300;
DevEmuRegs.L0RAMDFT = 0x0300;
DevEmuRegs.L1RAMDFT = 0x0300;
DevEmuRegs.H0RAMDFT = 0x0300;
EDIS;
可以不要，//on f2812/2810 TMX samples prior to rev C this initialializtion was required ,for Rev V and after this is no langer required

2812仿真的时候倍频产生的时钟频率不对

相关帖子

浏览过的版块

技术奇才奖章

技术新星奖章