发新帖我要提问
返回列表
打印
[Intel FPGA]

Cyclone vi 设置LVDS后 相邻PAD设置问题下，谢谢！

[复制链接]
573|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
Razerxic|  楼主 | 2020-12-11 18:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
cyclone, LVDS, pad, vi, AN
EP4CE15F17C8，BGA封装，BANK6有部分PAD设置为LVDS引脚
麻烦问下各位大佬，相邻5个PAD是否可以用于普通IO？如果不行的话，这个相邻指的是同一BANK内的还是物理上相邻（物理上相邻的话，还有别的BANK 的很多引脚）
谢谢大家！

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

Razerxic

1

主题

1

帖子

0

粉丝