同步D触发器求助

发表于 2020-12-11 20:32

各位大佬用D触发器与逻辑门搭同步计数器怎么搭，研究一天了网上也没找到具体的资料异步这边我会了

求助

登录 · 发表于 2020-12-11 22:18

king5555 发表于 2020-12-11 22:08
CD40192、40193。
旋转编码器，还得CD4070 NXOR，控制成上下数，顺时钟上数，逆吋钟下数。 ...

谢谢答复这边主要是想类似图片上用纯逻辑搭的目前可以0-3计数在往上+1个bit实现0-7计数不知道怎么弄

发表于 2020-12-11 22:20

yj96923 发表于 2020-12-11 22:18
谢谢答复这边主要是想类似图片上用纯逻辑搭的目前可以0-3计数在往上+1个bit实现0-7计数不知道怎么弄 ...

三极管和电阻参数不用在意因为仿真没有反相器只是为了实现反相器功能

发表于 2020-12-11 22:30

就是用低位的值产生进位信号决定高位要不要翻转。
二进制可以用AND逻辑产生进位信号。

登录 · 发表于 2020-12-11 23:31

本帖最后由 Jack315 于 2020-12-11 23:36 编辑

时序电路设计，供参考：

@戈卫东 · 发表于 2020-12-12 11:08

本帖最后由 andy520520 于 2020-12-12 11:12 编辑

我纳闷了，你会异步不会同步计数器设计？

异步的电路设计是比同步麻烦的

像设计一个同步时序电路，确定设定几进制的计数器，画出状态转换图，作出现态和次态、激励信号的转换表

建立状态方程，卡诺图化简就出来了
这些都是数字电路最基础的了，现在都是基于verilog设计，分分钟搞定了这个，当然这个是学习的基础

发表于 2020-12-12 13:57

还是要找本数字电路的书系统地学以下，不要把知识搞得支离破碎，也不要节省买书的钱，虽然网上有很多电子版的书，但是对于学习研读，电子版的不合适，电子版的书适合复习查阅

发表于 2020-12-12 16:50

做作业的话有个捷径：
先用verilog或VHDL编写逻辑语句，编译通过后，查看编译器自动生成的硬件原理图……

登录 · 发表于 2020-12-15 01:21

例子供参考：同步十进制可逆计数器的设计

输入：
CLK - 时钟
DIR - 计数方向，1 ：递增；0 ：递减

输出：
Q3 (MSB), Q2, Q1, Q0 (LSB)

递增计数的真值表和对应的卡诺图：

递减计数的真值表和对应的卡诺图：

根据卡诺图得到的函数：

电路图：

递增计数波形图：

递减计数波形图：

发表于 2020-12-16 09:07

谢谢上面的各位大佬通过大佬们的回答学会了同步D触发器与卡诺图化简，感谢

同步D触发器求助

相关帖子

本帖子中包含更多资源

本帖子中包含更多资源

评论

本帖子中包含更多资源

评分

浏览过的版块

技术新星奖章

技术奇才奖章

奔腾之江水

七世轮回

精英会员奖章

缘定三生