[DSP]

C6748系列DSP怎么实现高速数字序列输出

[复制链接]
631|21
手机看帖
扫描二维码
随时随地手机跟帖
jiaxw| | 2020-12-15 22:09 | 显示全部楼层
太笼统了问的

使用特权

评论回复
shimx|  楼主 | 2020-12-15 22:13 | 显示全部楼层
TI 的C6748系列,要实现高速数字序列输出,例如编码了的信号输出,但输出位的位宽是10ns,也即是100MHZ的频率,我看了C6748的相关资料,发现没有哪个外设支持这么高速的接口

使用特权

评论回复
liliang9554| | 2020-12-15 22:16 | 显示全部楼层
BSP,PWM考虑了吗

使用特权

评论回复
shimx|  楼主 | 2020-12-15 22:21 | 显示全部楼层
都考虑过,都不行

使用特权

评论回复
lizye| | 2020-12-15 22:25 | 显示全部楼层
接收你编码输出的是什么器件

使用特权

评论回复
jlyuan| | 2020-12-15 22:35 | 显示全部楼层
也是可编程器件呢?

使用特权

评论回复
jiaxw| | 2020-12-15 22:38 | 显示全部楼层
可以考虑下加大位宽来降低速率。

使用特权

评论回复
jlyuan| | 2020-12-15 22:42 | 显示全部楼层
加大位宽?

使用特权

评论回复
jlyuan| | 2020-12-15 22:46 | 显示全部楼层
就是原来的8bit改为16bit

使用特权

评论回复
huangchui| | 2020-12-15 22:49 | 显示全部楼层
请楼主解释一下什么是“输出位的位宽是10ns”?

使用特权

评论回复
jiahy| | 2020-12-15 22:53 | 显示全部楼层
使用FPGA编程要好一些的。

使用特权

评论回复
lizye| | 2020-12-15 23:00 | 显示全部楼层
那绝对是纯数字的输出的。

使用特权

评论回复
wyjie| | 2020-12-15 23:06 | 显示全部楼层
参考合众达的VPM642板子

使用特权

评论回复
zhanghqi| | 2020-12-15 23:10 | 显示全部楼层
需要有一个CPLD

使用特权

评论回复
jiaxw| | 2020-12-15 23:13 | 显示全部楼层
不用cpld行吗?

使用特权

评论回复
jlyuan| | 2020-12-15 23:21 | 显示全部楼层
应该怎么和flash连接,程序怎么编写?

使用特权

评论回复
yszong| | 2020-12-15 23:25 | 显示全部楼层
DM642的地址线只有EA3:EA22,20根。即1M的寻址空间。

使用特权

评论回复
yszong| | 2020-12-15 23:29 | 显示全部楼层
若使用S29GL256的24根地址线的flash,必要总线扩展。

使用特权

评论回复
spark周| | 2020-12-15 23:34 | 显示全部楼层
寄EA24,EA25,EA26,EA27接到其它DSP的IO上

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

857

主题

10661

帖子

5

粉丝