发新帖我要提问
返回列表
打印
[Verilog HDL]

Verilog HDL代码书写规范

[复制链接]
322|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gaochy1126|  楼主 | 2020-12-24 21:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
HDL代码, verilog, 代码书写规范, AC, 仿真

规范的目的是提高书写代码的可读性、可修改性、可重用性，优化代码综合和仿真的结

果，指导设计工程师使用VerilogHDL规范代码和优化电路，规范化可编程技术部的FPGA设计输

入，从而做到：①逻辑功能正确，②可快速仿真，③综合结果最优


Verilog HDL代码书写规范.pdf (210.92 KB)

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gaochy1126
个人签名：这个社会混好的两种人：一是有权有势，二是没脸没皮的。

1050

主题

11299

帖子

26

粉丝