[电子元器件] 另类 cascode

[复制链接]
2687|3
 楼主| hk6108 发表于 2020-12-27 17:25 | 显示全部楼层 |阅读模式
基(栅)极接 电气地,
可用 单电源供电 且无需建立交流地,
输入管虽被箝位 但压降近乎零,管耗比一般 cascode 小得多。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
 楼主| hk6108 发表于 2020-12-27 23:50 | 显示全部楼层
无独有偶,VDMOS的结构竟跟这相若,不同的是那 jFET 的身份地位,
同 jFET 不同命,在 VDMOS 中,它是寄生者,而在图中这拓扑里,它却是 承重环节!
 楼主| hk6108 发表于 2020-12-28 18:30 来自手机 | 显示全部楼层
在模拟领域中,不论大小讯号,cascode 都是妥妥的,
寄生电容(结电容),制约了三极管的高频效能,作为开关之用,寄生电容的羁绊不除,纵使 芯材的 电子迁移率 再高也是枉然,
可控硅误导通的风险因素,寄生电容是其中之一(另一因素是 湧浪电压),cascode 是 串叠架构,並且存在 耦合关系,分压的变化会影响整个架构的运作甚至安全,
栅极接电气地的 jFET ,不把源极开路或施以足够的反偏,是关不断的;  而那 MOSFET ,可谓两面不讨好,如果它的寄生电容大或寄生二极管的恢复时间长,会使 jFET 的源极电位上升不够迅速而令关断过程被拖慢,若其 寄生电容小,则其分压会超逾它自身的耐压。
 楼主| hk6108 发表于 2020-12-29 18:23 来自手机 | 显示全部楼层
跟常规的 串叠 架构一样,截止状态的 平衡(与安全)条件,是
共栅(基)管的漏电 须小于共源(射)管,若以 jFET 为共栅级,则其 Ugs-off 须小于 共源(射)管的 耐压。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

55

主题

2901

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部