FPGA 时序分析（一）

登录 · 发表于 2012-2-9 23:29

晚上没事情，写着玩儿，后面有时间了，就写更多的出来。

可转载，但必须注明出处。

发表于 2012-2-10 23:27

写的很好，希望继续写下去。尤其是如何用时序分析工具分析和改进

发表于 2012-2-17 20:42

学习学习:)

发表于 2012-2-19 14:07

请教如果是ATERAL 的IP核时序不满足该怎么办。。
只能换芯片吗？

发表于 2012-2-19 17:31

这个不太好讲，应该看具体的情况，换更快的芯片肯定是一个解决方案。
不过一般情况下，既然altera的IP核支持这个芯片的话，就不应该存在时序不满足要求的问题，是不是你的设定上有什么问题。
4# lwq030736

发表于 2012-2-26 22:17

做个记号先，3ks。

发表于 2012-3-2 13:53

多谢楼主啊

发表于 2012-3-2 14:49

好好的看看多谢了

发表于 2012-3-21 08:25

支持LZ，希望多讲一点实际操作方面的知识
最好讲的是Altera的器件

发表于 2012-3-21 09:45

理论都是一样，不同的是对软件的操作及对底层器件的了解.

发表于 2012-3-21 14:14

对FPGA做STA，应该说比ASIC的STA要简单一些，但相应的，有问题的时候，处理问题的手段就少，灵活性低。
但无论怎么讲，想掌握好STA，就得对STA的基本概念有非常清晰的认识，知道你要做什么，而且知道要怎么做

发表于 2012-3-21 17:29

是楼主做的吗

发表于 2012-3-21 19:37

看看先吧啊

发表于 2012-3-23 09:44

希望LZ可以做个实例，步骤仔细点的，大家肯定都需要

发表于 2012-3-27 09:13

学习了很需要啊

发表于 2012-3-27 09:38

新手路过，赞

1# viatuzi

发表于 2012-5-1 14:05

学习学习

发表于 2012-5-4 21:42

楼主好人感谢分享希望继续

发表于 2012-5-23 11:44

mark下，以后再来看

发表于 2013-1-3 17:10

谢谢分享学习了