发新帖我要提问
返回列表
打印
[FPGA]

ZYNQ PS端DDR设计

[复制链接]
733|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
飞之天之飞|  楼主 | 2021-1-19 10:44 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DDR, zynq, ps, 接地, DDR4
请教下大家，PS端DDR最大位宽72bit,现在我用五片DDR4-16bit（MT40A512M16LY-062EAUT）,组成一个72位rank，第五片高八位怎么处理是悬空还是拉高或接地，有规范性文件吗，在原！理图设计是需要注意什么，谢谢！！！

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

飞之天之飞

19

主题

253

帖子

0

粉丝