发新帖我要提问
返回列表
打印
[Verilog HDL]

Verilog 约束教程

[复制链接]
298|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gaochy1126|  楼主 | 2021-1-19 13:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, AC, FPGA, FPGA设计, PGA
FPGA设计中的约束文件有3类:用户设计文件(.UCF文件)、网表约束文件(.NCF文件)以及物理约束文件(.PCF文件),可以完成时序约束、管脚约束以及区域约束。

HuaWei Verilog 约束.pdf (111.25 KB)

使用特权

评论回复 赏

相关下载

相关帖子
沙发
随风而去吧| | 2021-3-10 21:28 | 只看该作者
谢谢，努力学习

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gaochy1126
个人签名：这个社会混好的两种人：一是有权有势，二是没脸没皮的。

1050

主题

11299

帖子

25

粉丝