发新帖我要提问
返回列表
打印

时钟分压输出

[复制链接]
292|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
wolfskin|  楼主 | 2021-1-24 19:34 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时钟, 晶振, FPGA, PGA, 电阻
请教一个问题，我有一个5V有源晶振，想输出3.3V时钟波形给FPGA，我将5V晶振的时钟输出端经过电阻分压，然后可以达到一个3.3V的时钟波形，请教，这样做是否可靠？如果不好的话，能帮分析一下不建议这样做的原因吗？请教各位！！！

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wolfskin

88

主题

206

帖子

0

粉丝