发新帖我要提问
返回列表
打印

请教关于Verilog定义的memory的初始赋值问题

[复制链接]
4225|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
ylanxuez|  楼主 | 2012-2-13 15:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
memory, verilog, verilo, 存储单元
用Verilog定义了一个100个存储单元的memory，如何对该memory进行整体赋值啊？求赐教

使用特权

评论回复 赏

相关下载

相关帖子
沙发
ifpga| | 2012-2-13 15:56 | 只看该作者
在RESET时候做，不过好浪费啊

使用特权

评论回复 赏
板凳
GoldSunMonkey| | 2012-2-13 17:21 | 只看该作者
是BRAM么？？如果是有语法

使用特权

评论回复 赏
地板
Backkom80| | 2012-2-14 12:36 | 只看该作者
为啥不用ROM呢？偏偏选择二维的语言表达，看不懂你们这么设计

使用特权

评论回复 赏
5楼
GoldSunMonkey| | 2012-2-14 13:25 | 只看该作者
:)ROM设初值，直接COE文件也不错

使用特权

评论回复 赏
6楼
ylanxuez|  楼主 | 2012-2-16 10:54 | 只看该作者
3# GoldSunMonkey
是BRAM，是什么语法啊

使用特权

评论回复 赏
7楼
Backkom80| | 2012-2-16 11:00 | 只看该作者
BRAM是片上存储用的可以作RAM用也可以初始化一些数据即ROM，生成时增加.coe文件就可以了

使用特权

评论回复 赏
8楼
GoldSunMonkey| | 2012-2-16 11:36 | 只看该作者
6# ylanxuez 和你楼下，我楼上说的一样。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ylanxuez

0

主题

3

帖子

1

粉丝