用于FPGA的代码例子，理论上都可以用于SOC设计，并拿去流片，因为verilog的代码就是硬件描述语言。至于为什么不拿去流片，是因为流片除了要对硬件相关东西的限制考虑外(面积、功耗、布线、成本等等)，把这个东西拿到工厂流一次片太贵了。如果有1K+/月的需求量，可以考虑去流片。不然只需要用FPGA上去顶一下就可以了。
至于SOC流程和FPGA流程的不同之处
第一点：工具集的不同。
SOC设计及验证的工具集是：1、SOC流程对对应的工具、2、SOC开发和FPGA开发，流程的一些区别(很细致)、3、ASIC/SOC开发工具集及流程
FPGA程序设计的工具集是：FPGA的是集成开发环境。如英特尔家族的Quartus II、赛灵思家族的ISE或Vivado。不同FPGA厂商对自家FPGA板提供软件支持。1、FPGA工具，以及为什么只有Intel和Xlinx两大家族的FPGA板;2、FPGA工具及学习路线;3、FPGA的一些经验和流程。这些集成开发环境，包含从代码编辑、编译、仿真验证、布局布线到最后生成FPGA可识别的配置文件，这些所有流程。
第二点：使用频次不同
FPGA可以高频次的擦写，有些特定的电路，用FPGA更合适，因为SOC流一次片太贵，流片了又只用一次会很浪费;而FPGA实现了该电路，用过一次后，该FPGA可以下载其他配置文件，再进行其他操作，多么经济的选择。
|
楼主
标题置顶
标题高亮
