VHDL数字电路设计教程是一本适用于电子通信工程的学生作为教材使用的参考书，本书采用将数字电路系统设计实例与可编程逻辑相结合的方法,通过大量实例,对如何采用VHDL进行电路设计进行了全面阐述。目前大多数同类教材过多关注于VHDL语法特点本身,而本书则给出了大量完整设计实例的电路图、相关基本概念、电路工作原理以及仿真结果,从而将VHDL语法学习和如何采用它进行电路设计有机地结合起来。本书对VHDL的讲述简明而完整,对于VHDL综合相关的内容进行了详细讨论与说明。全书的内容组织清晰合理,包括电路设计与系统设计两个基本部分,分别讲述了VHDL的基础语法、基本代码编写技术和与VHDL代码分割、共享、重用相关的知识。
VHDL数字电路设计教程.pdf
(29.69 MB)
|
楼主
标题置顶
标题高亮
