[FPGA] 强烈推荐vs code中一个写HDL的插件

[复制链接]
1889|2
 楼主| 一个拥抱 发表于 2021-2-26 09:48 | 显示全部楼层 |阅读模式

插件名字:TerosHDL


插件教学网站:https://terostechnology.github.i ... res/stm_viewer.html
(其中的状态机实时生成查看功能太爱了)
还有其他很多功能也不错
gaochy1126 发表于 2021-2-28 18:48 | 显示全部楼层
这个不错,可以生成脚本吗?建议直接选择,然后运行,生成状态机。
00750 发表于 2021-3-2 08:57 | 显示全部楼层
这个非常棒
您需要登录后才可以回帖 登录 | 注册

本版积分规则

105

主题

352

帖子

5

粉丝
快速回复 在线客服 返回列表 返回顶部